模拟IC版图知识体系
树状大纲视图。点击展开/折叠，无 JavaScript 加载。
模拟IC版图总论— 模拟集成电路版图工程的整体知识结构：基础概念、器件、技术、验证四大模块。
基础概念— 版图工程的工艺与层次基础，是理解所有器件与设计规则的底层。
工艺流程— 晶圆制造工艺：光刻、刻蚀、离子注入、薄膜沉积、化学机械抛光等关键步骤。
层次与版图层— 工艺层次：扩散层（含有源区）、多晶硅、金属层、通孔、接触孔、钝化层等。
器件版图— 晶体管与无源器件的版图实现：MOS、BJT、电阻、电容。
MOS管版图— MOS晶体管的版图设计：栅、有源区、源漏接触、硅化物、Well 注入。
BJT管版图— 双极型晶体管版图：发射极、基极、集电极；纵向 NPN 与横向 PNP 的工艺差异。
无源器件— 电阻、电容、电感等无源器件的版图实现。
电阻— 多晶硅电阻、扩散电阻、金属电阻的版图与匹配策略。
电容— MIM 电容、MOS 电容、多晶电容的工艺与版图。
版图技术— 提升电路性能与可靠性的版图技术：匹配、屏蔽、布线、闩锁防护。
匹配 (Matching)— 器件匹配技术：共心对称 (Common Centroid)、交叉耦合、虚拟器件 (Dummy)。决定模拟电路精度。
屏蔽与保护— 衬底噪声隔离、Guard Ring、深 N 阱、Substrate Tap。
布线— 信号线、电源地线、时钟线的布线策略：屏蔽线、差分对称、宽线与电流密度。
闩锁效应 (Latch-up)— CMOS寄生的SCR结构触发的闩锁机理、影响及防护：Guard Ring、Substrate Tap、距离规则。
验证与签核— 设计签核四件套：DRC、LVS、PEX、天线效应检查。
DRC (设计规则检查)— Design Rule Check：最小宽度、最小间距、最小包围、密度规则等。
LVS (版图原理图一致性)— Layout Versus Schematic：版图与原理图的器件与连接一致性检查。
PEX (寄生抽取)— Parasitic Extraction：从版图中提取寄生电阻、电容、电感供后仿真。
天线效应检查— Antenna Effect：等离子刻蚀中金属线积累电荷导致栅氧击穿；跳层 (Jumper) 与二极管防护。